情報

PCBシグナルインテグリティシミュレーション

PCBシグナルインテグリティシミュレーション


We are searching data for your request:

Forums and discussions:
Manuals and reference books:
Data from registers:
Wait the end of the search in all databases.
Upon completion, a link will appear to access the found materials.

シグナルインテグリティは、回路およびPCB設計のますます重要な要素になりつつあります。デジタル回路内で使用される周波数が上昇すると、比較的短い接続でも伝送ラインとして機能し、伝送される信号の整合性に影響を与えます。純粋にデジタルと見なされる可能性のある信号は、アナログドメインに適用されると見なされる可能性のある効果によって変更されます。これらの影響により回路が機能しなくなる可能性があるため、シグナルインテグリティが回路設計の主要な問題となっています。

今日の高速プロセッサ設計におけるシグナルインテグリティの重要性を考慮して、PCB設計とレイアウトプロセス中に設計シミュレーションとチェックを組み込む必要があります。回路基板は、シグナルインテグリティエンジニアリングを効果的に受ける必要があります。設計時に実行しないと、完成したボードを構築した後でできることはほとんどありません。これを考慮して、上位のPCB設計ソフトウェアパッケージには、シグナルインテグリティエンジニアリングおよびチェックソフトウェアを含めるためのオプションが組み込まれており、これにより、設計の進行中にチェックを実行できます。このようにして、PCBレイアウトを最適化して、シグナルインテグリティが正しく設計され、完成したPCBをテストに使用できるようになると発生する問題を最小限に抑えることができます。

シグナルインテグリティの問題

回路設計とレイアウトには、ボードまたは回路設計のシグナルインテグリティを確実に維持するために考慮しなければならない4つの主要な領域があります。

  • 送電線の影響
  • インピーダンス整合
  • 同時切り替え効果
  • クロストーク

シグナルインテグリティが維持されるようにするには、すべての問題に対処して、シグナルがまったく歪んでいないこと、およびデータが破損していないことを確認する必要があります。このようにして、システムはエラーなしで、必要な速度で問題なく動作することができます。

送電線の影響

低周波数では、トラックの長さはそのDC特性によってのみ考慮される場合があります。ただし、周波数が高くなると、トラックに関連する容量やインダクタンスなどの影響がラインのパフォーマンスに大きな影響を及ぼし始めます。したがって、線路を伝送線路と見なし、線路インピーダンスなどの側面を考慮してそれらを適切に処理する必要があります。

その結果、ラインがラインの長さに沿って同じ特性インピーダンスを維持することを確認する必要があります。そうしないと、不連続性が生じます。これにより、信号反射が発生し、リンギングが発生し、信号の整合性が低下する可能性があります。

伝送ラインが正しく処理されるようにするため。まず、ラインの下にグランドプレーンがあることが必要です。ラインのインピーダンスを計算することも必要です。これは、ラインの太さ、ラインとグランドプレーンの間の距離、およびボードの誘電率の組み合わせから決定されます。頻繁に発生する可能性がある場合、ラインはレイヤ間を移動する必要があるため、ラインとグランドプレーンの間の距離が変化します。線の太さを変更するなどして、線のインピーダンスを同じに保つ必要があります。

インピーダンス整合

PCB上のラインは、周波数が高くなるにつれて伝送ラインのように機能するため、良好なシグナルインテグリティを確保するためにインピーダンスの整合方法を考慮する必要もあります。ラインと負荷の間に不整合がある場合、波形のすべてのエネルギーが負荷によって吸収されるわけではありません。吸収されないものはラインに沿って反射され、トランスミッタとラインの間にミスマッチがある場合、吸収されない可能性があります。これにより、オーバーシュートとリンギングが発生し、シグナルインテグリティが低下し、信号エラーが発生する可能性があります。この問題を解決するには、伝送ラインをラインドライバーまたはトランスミッターとラインレシーバーに一致させる必要があります。適切な入力インピーダンスと出力インピーダンスを持つ多くのドライバーとレシーバーの出口。これが不可能な場合、たとえば伝送ラインとレシーバの間で、抵抗をグランドに接続することが可能です。このようにして、ラインレシーバーと抵抗の並列の組み合わせは、ラインインピーダンスに等しくなる可能性があります。

関係する高速といくつかのラインの長さを考慮して、ドライバのドライブ能力はいくつかの「ロジックのみ」のチップよりも高くする必要があり、特別なラインドライバを使用する必要があります。それらはラインを適切に駆動するために必要な電流を供給することができます。

一部のアプリケーションでは、クランプダイオードを追加して、オーバーシュートとアンダーシュートのレベルを低減し、この方法でシグナルインテグリティのレベルを維持することが可能です。ただし、可能であれば、適切なマッチングが確実に行われるようにする方がはるかに優れています。

同時切り替え効果

回路基板上のシグナルインテグリティを破壊する可能性のある1つの影響は、複数の出力ラインが同時に切り替えられるときに発生します。出力に蓄積された電荷を放電する必要があるため、高レベルの過渡電流が発生します。トランジェントのレベルは通常、変化する単一の出力には適切ですが、特に同じチップ上で複数のラインが同時に切り替えられる場合、トランジェント電流が大きくなり、これにより問題が発生する可能性があります。デバイスのグランドとボードのグランドの間に電圧が発生するため、シグナルインテグリティの問題が発生します。チップのグランドが十分に上昇すると、信号のスイッチングレベルを超えてしまい、スプリアススイッチングが発生する可能性があります。

この問題を克服するために、組み込むことができるいくつかの対策があります。 1つは、同時スイッチングが発生しないようにすることですが、特に回路が同期して動作している場合は、これが常に可能であるとは限りません。良好な接地が不可欠です。低抵抗の接地帰路を確保するには、接地面を使用する必要があります。さらに、チップ全体で十分なデカップリングを行うと、関連する影響の一部を補うことができます。

クロストーク

シグナルインテグリティのこの側面は、1つのラインに現れる信号が近くのラインに現れるという事実から生じます。これにより、スプリアススパイクやその他の信号が近くの回線に現れる可能性があります。これにより、誤ったデータまたはクロッキングパルスが発生する可能性があり、状況によってはこれらを追跡することが非常に困難になる場合があります。クロストークによる信号整合性の低下は、相互インダクタンスと相互容量という2つの原因から発生します。

相互インダクタンスは、トランスで使用される効果です。これは、1つのトラックの電流が磁場を設定するという事実から生じます。このフィールドの変化により、近くのトラックに電流が誘導されます。

相互容量は、2つのトラック間の電界の結合の結果として発生します。 1つのトラックに現れる電圧は、2番目のラインに結合できる電界を生成します。電圧の変化、特に速いエッジは、同様のエッジが近くの線に現れる結果になる可能性があります。

これらの影響を克服するために使用できるいくつかの手法があります。クロストークによる信号の完全性の低下は相互インダクタンスと静電容量から生じるため、解決策はそれらを低減するための措置を講じることを含みます。これは、それに応じてレイアウトを配置することにより、さまざまな方法で実現できます。ルーティングは、互いに平行に走るラインを避けるべきです。線を交差させる必要がある場合は、これを直角に行い、可能な限り離れたレイヤーを使用する必要があります。線の間隔はできるだけ広くする必要があり、相互容量を減らすために線はできるだけ細くする必要があります。最後に、伝送ラインが使用される場合、それらはグランドプレーンに可能な限り近くする必要があります。これにより、近くの他のラインとの結合が減少します。

さらなるアイデア

シグナルインテグリティの良好なレベルを維持するために実装できるアイデアは他にも多数あります。特に注意が必要な領域の1つは、クロッキング回路です。定期的なクロックパルスを生成するため、シグナルインテグリティ対策が組み込まれていない場合、バックグラウンドノイズが発生する可能性があります。したがって、クロックラインのクロストークを低減するための対策を確実に実施する必要があります。特に、信号線はクロック線から離して配置し、相互に配線しないでください。これが必要な場合は、地面または地面がそれらの間にある必要があります。シグナルインテグリティを確保するには、リンギングが防止されるようにラインが適切に一致していることも確認する必要があります。これにより、回路の周囲に送信される可能性のある追加のスパイクが追加される可能性があります。

シグナルインテグリティを改善する別の方法は、すべてのチップが適切にデカップリングされるようにすることです。デカップリングが悪いと、回路に存在するノイズが増加し、信号の完全性に影響を与える可能性があります。各チップは、製造元のガイドラインに従って分離する必要があります。デカップリングコンデンサも、できるだけチップの近くに配置する必要があります。

シグナルインテグリティエンジニアリングは、現在、プリント回路基板の設計プロセスに不可欠で不可欠な部分です。今日の回路の多くで高速が使用されているため、PCBから分離して基本回路を設計することはもはや不可能です。代わりに、PCB設計は全体的な電気設計の一部でなければなりません。このアプローチを採用すると、シグナルインテグリティの低下に起因する問題の可能性が最小限に抑えられます。


ビデオを見る: SI Tutorial Incident Wave Signal Integrity (七月 2022).


コメント:

  1. Kazrazragore

    同じとそう

  2. Mazulrajas

    私が確認する。そして、私はそれに直面しました。このテーマでコミュニケーションをとることができます。ここまたは午後。

  3. Hohberht

    おそらく私はあなたのフレーズに同意します

  4. Gardajas

    私はあなたが間違っていたと信じています。議論する必要があります。 PMで私に書いてください。



メッセージを書く