コレクション

ASICデザインの開発とレイアウト

ASICデザインの開発とレイアウト


We are searching data for your request:

Forums and discussions:
Manuals and reference books:
Data from registers:
Wait the end of the search in all databases.
Upon completion, a link will appear to access the found materials.

ASIC、特定用途向け集積回路は、生産に非常にコストがかかる可能性があります。その結果、ASICの設計と開発プロセスが論理的かつ制御された方法で行われるようにする必要があります。

ASICの設計と開発プロセスの各段階を注意深く監視し、最終的なASIC設計が要件を満たし、実際のアプリケーションで問題なく動作することを保証するための予防策を講じる必要があります。


ASICの設計および開発段階

特定用途向け集積回路、ASIC設計にはいくつかの段階があります。プロセスの後半のエラーは修正するために徐々にコストが高くなるため、それぞれを正しく実施する必要があります。理想的には、開発プロセスに必要なすべての段階を組み込む必要があり、次の段階に進む前に各段階を十分に完了する必要があります。多くの場合、ASIC設計サービスを提供するために外部の専門会社が使用されます。したがって、ASIC設計サービスまたは会社へのインターフェースが完全に機能していることを確認する必要があります。これを行う1つの方法は、ASIC設計プロセスが正しいことを確認することです。

要件のキャプチャ 要件の取得がシステム設計の重要な部分であるのと同じように、ASIC設計にも同じことが言えます。デザインを適切に設定できるようにするには、すべての要件を把握することが不可欠です。後の段階で要件を変更すると、設計が変更され、実装にかなりの費用がかかります。

モデリング ASIC開発のこの段階では、ASICデザインの高レベルの機能をモデル化して、正しいアプローチが取られていることを確認する必要があります。このモデリングは通常ソフトウェアで行われ、多くの場合Cまたは同様の言語で行われます。状況によっては、回路ブロック図を設計ツールにインポートして、ASICモデリングを実行できるようにすることができます。

この段階でのASICモデリングの非常に重要な領域の1つは、切り捨て要素と丸め要素が正しく組み込まれていることを確認することです。不一致があると、設計の後半で大きな問題が発生し、特定および修正が困難になる可能性があります。

ASICパッケージの選択 ASICのパッケージの選択は、いくつかの要因によって左右されます。明らかに、必要な接続数が大きな影響を与えますが、予想される熱放散もそうです。より高いレベルの熱放散には、シリコンからの熱を非常に効果的に伝達できるパッケージが必要です。これに加えて、ASICが組み込まれる予定の回路の製造プロセスにも影響があります。最後に、ASICシリコンのベンダーがパッケージの選択に影響します。異なるASICベンダーが異なるパッケージを提供します。したがって、最終的な選択は、すべての要件の間のバランスになります。

ASICに利用可能なパッケージは、大規模集積回路に使用されている多くの使い慣れたパッケージから選択でき、以下が含まれます。

  • クワッドフラットパック(QFP) -これらのパッケージはかつて人気があり、高レベルの接続を提供していましたが、堅牢ではなく、簡単に破損します。ターゲットボードにはんだ付けする前にピンを簡単に曲げることができるため、非常に慎重な取り扱いが必要です。
  • ボールグリッドアレイ(BGA) -BGAは堅牢で、ほとんどのSMT製造プロセスで処理できるため、これは現在多くの場合推奨されるソリューションです。

ASICデザインキャプチャ ASICのデザインキャプチャは、さまざまな方法で実現できます。最も明白な方法の1つは、回路図からASICデザインを取り込むことです。この方法は廃止され、設計は通常、必要な数学的演算をキャプチャし、これを必要な回路図に変換する設計ツールを使用して設計されています。 VHDL設計ツールやVerilogなど、これを実行できるツールは多数あります。これらのツールは、デザインの高レベルまたは低レベルの両方でデザインを制御できます。これにより、レジスタごと、またはビットごとのレベルまで、ASICデザインを制御できます。


ASICレイアウト

ASICレイアウトは開発の重要な段階です。 ASICレイアウトのカスタマイズのレベルは、使用されているASICのタイプによって異なりますが、完全にカスタマイズされた設計の場合、ASICレイアウトは、レイアウトの大きな要素を決定できない他のバージョンよりもはるかに柔軟です。

ASICレイアウトには、回路の特定のセクションの最も便利な近接度や通過時間から、異なるエリア間で作成する必要がある相互接続の数まで、多くの要因が関係します。 ASICレイアウトは通常コンピューター制御下で行われますが、それでも特定の電気的パラメーターが満たされるようにASICレイアウトに制限を課すことは可能です。

ASICシミュレーションとモデリングとの比較 ASICの設計が取得されたら、設計がその要件を満たし、正しく機能することを確認する必要があります。これを達成するために、さらにシミュレーションが行われます。 ASICデザインは、以前に生成されたソフトウェアモデルに対してチェックされます。最終的な集積回路で発見されたエラーの多くは、モデリングがターゲットまたは必要なASIC機能の現実的な表現である場合、この段階でしばしば見られる機能エラーであることがわかります。さらに、特に完全なカスタムASICデザインの場合は、タイミングを注意深くチェックすることが不可欠です。これは、指定された温度範囲、電源装置の入力範囲、および想定されるプロセスの変動よりわずかに多く実行する必要があります。

正式な検証 ASICデザインライフサイクルのこの領域は、近年ますます重要になっています。 ASIC設計の複雑さが増すにつれて、設計が正しいことを確認するために正式な検証を行うことがますます重要になっています。ソフトウェアモデル内のすべての変数が正しく定義されていることを確認するためのチェックや、クロックスキュー、ASICデザインの異なるクロックエリア間の準安定性などのチェックを含む側面。準安定性は、データがクロックと同時に変化するときに発生する問題です。入力データとクロックが同時に変化した場合、出力データが必要な状態に安定しない確率と時間の関係です。

ASICテスト手法 製造したら、ASICデバイスをテストできるようにする必要があります。通常、3つの手法の使用が検討されています。 1つ目は、バウンダリスキャン、JTAG、IEEE1149.1です。この手法を使用すると、入力/出力領域だけでなく、デバイス内の内部回路もチェックできます。ただし、バウンダリスキャンはシリアル手法であり、複雑なデバイスの多くをチェックするには遅すぎます。

2番目の手法では、スキャンチェーンと呼ばれるものを使用します。この手法では、ASICの既存のレジスタを使用しますが、各レジスタにはスキャン入力と通常の入力の間にマルチプレクサが組み込まれています。複数のチェーンを設定でき、それぞれに2つの入力チェーンと1つの出力チェーンがあります。入力に対してテストベクトルが生成され、これらを使用して出力を分析し、エラーを検出することができます。自動スキャンチェーン入力シーケンスを生成および最適化して、レジスタ間のすべてのロジックをテストし、特定の状態(1または0)でスタックしている可能性のあるノードをチェックできます。

ASICテストプロセスを高速化するために、いくつかのチェーンを実装できます。これにより、並列テストを実行できます。

さらに、BIST(ビルトインセルフテスト)を使用できます。これは、SRAMなどの要素を組み込んだチップのテストなど、チェックに時間がかかる状況で特に役立ちます。多くの場合、ベンダーはそのような要素のテストのために「缶詰ベクター」と呼ばれるものを販売しています。これらはシリコン面積とテスト時間の面で非常に費用効果が高いので。これらのベクターの手法と範囲は、ベンダーの選択に影響を与えることがよくあります。

プロトタイプASICの物理テスト 物理プロトタイプのシリコンASICが利用できる場合は、ターゲット回路でのASICを使用したテストを含む完全なテストを提供する必要があります。それらの動作をチェックする必要があるだけでなく、これに加えて、プロセスの広がりのチェックが行われ、生産における可能性のある歩留まりを示します。目標は、フェイルリミットエッジに近づかない狭いスプレッドです。

この段階でいくつかの問題が見つかる可能性があります。問題を調査するために、いくつかの手法を使用できます。バウンダリスキャンは強力なツールの1つであり、外部回路へのインターフェイスの周りでチェックを行うこともできます。成功裏に使用された1つの手法は、ASICシリコン自体を直接プローブすることでした。これは、今日では一般的である非常に小さいフィーチャーサイズのために、通常は不可能です。

別の手法は、症状を調査してから、ASICのシミュレーションに対してテストできる仮説を生成することです。これにより、正しい問題をシミュレートして修正できます。

ライフサイクルのレビューと製造への引き渡し 部門間または開発チームのさまざまな領域間のインターフェースと同様に、インターフェースが十分に機能し、必要なすべての情報が正確に渡されるようにする必要があります。これは、シリコンベンダーとのインターフェースに特に当てはまります。シリコンベンダーは別の会社を形成しており、彼らが働くさまざまなプロセスがあるためです。これを実現するために、ASIC設計サービスとの間の情報の受け渡しは、通常、正式に行われます。シリコンベンダーは、この一環として、ASIC設計の検証結果を含む多くの項目を期待することがよくあります。


概要

ASIC設計プロセスが慎重に行われた場合、ユニットコストの削減とパフォーマンスの向上という点で非常に大きなメリットを得ることができます。ただし、エラーがプロセスに入ると、ASIC設計と開発プロセスのさらなる反復が必要になるため、開発コストが増加する可能性があります。したがって、ASIC開発が確実に成功するように注意が必要です。


ビデオを見る: cm水草水槽導入プロジェクトレイアウト素材の配置 (七月 2022).


コメント:

  1. Gais

    話しましょう、私にこの質問について何を伝えるべきか。

  2. Diego

    彼は間違っていると思います。私は確信しています。議論する必要があります。 PMで私に書いてください。

  3. Mogore

    あなたが本当に初心者のためにこれを書いたなら、あなたはそれをより詳細にカバーするべきでした...

  4. Derald

    ギャップを埋めることは可能ですか?



メッセージを書く